#### PATENT ABSTRACTS OF JAPAN

(11)Publication number	:	61 - 1	18823
------------------------	---	--------	-------

(43)Date of publication of application: 06.06.1986

(51)Int.Cl. G06F 3/03 G06K 11/06

\_\_\_\_\_

(21)Application number: 59-239377 (71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing: 15.11.1984 (72)Inventor: YURUGI MASAYOSHI

SHIMIZU YASUO KONUMA KENJI NAGATA SHIZUO

-----

#### (54) VOLTAGE-SENSITIVE COORDINATE INPUT DEVICE

#### (57)Abstract:

PURPOSE: To obtain accurate position information only by deleting the obtained data as the wrong one in case the difference between the consecutive sampling values exceeds a prescribed level.

CONSTITUTION: The voltage Va is sampled at the center t1 of the voltage application time T in addition to the conventional sampling timing t2. In the case of a stable voltage waveform (f), the voltage is increased already up to an accurate potential level at a sampling time pint with the timing t1. Therefore the sampling data have the same value between the t1 and the t2. This shows the accurate data. While a difference  $\Delta v$  is produced between the sample data of the t1 and the t2 with a voltage waveform (g) that has a large time constant and cannot rise up to an accurate position voltage level

\_- Ŷ

even with the timing t2. Thus the sample data of the t1 and t2 are once fetched by a memory 13 for calculation of the difference between both data. Then the wrong position information is decided and deleted when the difference  $\Delta v$  exceeds a prescribed level.

\_\_\_\_\_

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (B) 日本国特許庁(JP)

① 特許出額公開

## ⑫公開特許公報(A)

昭61-118823

௵Int Cl.⁴

識別記号

庁内整理番号

**公公開 昭和61年(1986)6月6日** 

G 06 F 3/03 G 06 K 11/06 7165-5B

審査請求 未請求 発明の数 1 (全5頁)

#### 図発明の名称 感圧形座標入力装置

**到特 願 昭59-239377** 

惠-

❷出 額 昭59(1984)11月15日

@発 明 老 萬 木 Œ 菙 安 ⑦発 明 者 濆 水 雄 79発 明 沼 砂発 明 者 田 鴾 男 永 沖電気工業株式会社 砂田 顋 人

弁理士 山本

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

明 組 碧

#### 1. 発明の名称

· 感圧形座標入力装置

#### 2. 特許請求の範囲

の代 理

(産業上の利用分野)

本発明は筆配具等の加圧により加圧位置の座標情報を正確に検出することのできる感圧形座標入力装置に関するものである。

#### (従来の技術)

従来の座標入力装置におけるタプレットの基本 構成を第2図に示す。同図のダプレットは、絶録 基板1上に高抵抗膜2を途布し、その周囲4辺に 低抵抗膜3を強布し抵抗膜2,3の上に感圧ゴム 4を設け、感圧ゴム4の上部には裏面に導体膜を 形成した可とり性のあるフィルムシート5を設け て構成されている。

動作は x , y 方向を時分割的に行い、X 座標を求める時は x 方向に電圧を印加する。 x 方向に電圧を印加する b でのに電圧を印加する b でのに電圧を印加する場合は点 B 。 C に電圧 E [V]を印加し、点 A 。 D に 0 [V]を印加すると、低抵抗膜(3) B C は全体が B [V] 近傍の値をとり、低抵抗膜(3) A D は全体が 0 (V) 近傍の値をとる。また低抵抗膜(3) A B かよび低抵抗膜(3) D C は 0 [V]から E [V]への電位句配をもち、低抵抗膜(3) B C かよび A D により駆動される高抵抗膜 2 も 0 [V]から E [V]への電位句配

#### 特開昭61-118823(2)

をもつため、抵抗値の大小に関係なく、各抵抗体 2 ,3 内部の抵抗分布を均一にすることにより、 両抵抗体の電位句配は径標等しくなり、電位の乱 れは値小となる。

次にY座原を求める時はy方向に電圧を印加するが、点A,Bに電圧E[V]を、点C,Dに電圧 0 (V)を印加するととによりX座標を求める時と 同様にして、y方向の電位勾配を形成する。

\*方向,y方向に交互に電圧を印加しておきポールペン等の筆記具でフィルムシート 5 上に置いた用紙の上から押圧すると、押圧点の高抵抗膜2の電位が感圧ゴム4を通してフィルムシート 5 の裏面に形成した導体膜に伝えられる。この電位は、\*y方向に交互に加えられる駆動電圧のタイミングと同期をとって A/D変換され、結果としてタブレット上の X Y 座標値が得られる。

第3図は上記の場合の電圧入力部の等価回路を示す図である。同図において、6は高抵抗膜2かよび低抵抗膜3を含む抵抗酸全体の等価抵抗である。7は滅圧ゴム4の等価抵抗であって、総圧に

この等価回路において、高抵抗膜2上の任意した。 点、すなわち第3図の⑤点を筆記具等で押圧した。 状態で8 W 1 を閉じると、⑥点の電圧は、抵抗6 の電にはい上昇電かれる⑥点の電圧は近い上昇電からに抵抗6 の電をできる。のでは近れ7 の分番をできる。すなわち抵抗6 と抵抗7 の分番をできる。すなわち抵抗をR、分布容量8 をできると、電圧波形 Va は第4図の⑥に示数的によった。の理れを生じて指数関数的に立ていると、8 W 1 の閉じている時間 T の の間によるが、8 W 1 の閉じている時間 T の ら出力を定し、メイミングコントローラ 1 1 から出力を定し、メイミングコントローラ 1 1 から出力を定し、メイミングコントローラ 1 1 から出力を定し、メイミングコントローラ 1 1 から出力を

(発明が解決しようとする問題点)

しかしながら、上記構成の従来技術の座標入力 装電では、インピーダンス変換器 9 の前段の等価 抵抗 B には感圧 ゴム 4 の等価抵抗 7 が含まれて シ り、その抵抗値は押圧の程度により大きく変動す る。加わる圧力が小さくなると抵抗値は大きくな り、その結果押圧点の位置情報を表わす電圧放形

応じてその垂直方向の抵抗値が数10Q~数10MQ まで変化する。8はフィルムシート5の導体膜と 抵抗膜2,3等の間に存在する分布容量である。 9 は電圧入力部を高インピーダンスに保つための インピーダンス変換器であって、図中⑥点に出力 される位置電圧をA/D変換器10に出力する。 10はインピーダンス変換器9からの位置電圧を A/D 変換して出力する A/D変換器である。1.1 は 後述のスイッチ S W 1 の開閉を制御するとともに 電圧のサンプリングナなわちA/D 変換器10化シ ける A/D 変換のタイミングを制御するタイミング コントローラである。12はタイミングコントロ ~ ラ 1 1 か ら A√D 変換器 1 0 に供給 される 電圧サ ンプリング信号である(第4図参照)。またEは 抵抗膜に電圧を印加するためのペッテリ、SW1 はダイミングコントローラ11により制御され抵 抗膜へ電圧印加するスイッチであり、本来は複数 個でェーッ方向への電圧印加を行なりが、第3図 には説明の簡単化のため1個のスイッチで示して ある。

Vaの時定数でも大きくなって第4図の③・⑥の どとく電圧の立上りも遅くなる。特に⑨において は正確な電圧にならないうちにサンプリングがな されるため、誤った位置検出が行なわれてしまう 欠点があった。

本 発明は上記のような誤った位置電圧の検出を 除去し、正確な位置電圧のみを検出することので きる座標入力装置を提供することを目的とする。

(問題点を解決するための手段)

上記従来技術の問題点を解決するために、本発明の意と、技術膜と、競技に変し、競技に変し、競技に変し、競技に対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をでは、対象をできる。

第1の手段は、加圧位置に相当する電圧を選当

## 特開昭 61-118823(3)

を時間間隔で複数回サンプリングする。第 2 の手段は、第 1 の手段によりサンプリングされた複数のサンプリング電圧データ間の差を求め、求めた差と基準値を比較し、差が基準値以下のときにはサンプリング電圧データを無効と判定する。

#### (作用)

波形 Va は第1 図の ® 点又は A/D 変換器 L 0 の入力 部の波形に相当する。サンプリングタイミング信 号1 2 4 は本実施例では従来のサンプリングタイ ミング t 2 の他に電圧印加時間 T の中央 t に でサ ンプリングを行なわせる。

ここで安定した電圧波形 ©の場合、 t 1 でのサンプル時点で正確な位置電圧まで電圧が上っているので、 t 1 と t 2 でのサンプルデータは同じになり差は 0 である。

とれに対し、時定数が大きくら』のサンプルタイミングでも正確な位置電圧まで上がりきれない 電圧波形②では、 6 1 と 5 2 でのサンプルアータ 間に 4 0 の差を生ずる。

従って、 1 1 と 1 2 でのサンプルデータを一度 メモリ 1 3 にとりこんでその差を加減算器 1 4 で 計算することにより正確な位置電圧が示されてい るかどうか判定可能となる。ここで差が、基準値 以上の場合は無効 データとして扱う。以上のよう にすると誤った位置電圧が除去されて正確な位置 電圧のみが検出可能となる。

#### (実施例)

以下本発明の実施例を第1図に基づいて説明する。

第1図において、要素6~11、SW1、Eは 第3図の対応する要素と同様を機能を有するので 詳細説明は省略する。また同図において、12▲ はタイミングコントローラ11から A/D 変換器 10に供給される電圧サンプリングタイミング信 号であり、第5図に示すようにSW1が閉じてい る時間、すなわち電圧印加時間T内に複数回の電 圧サンプリンクを行たわせるタイミング信号であ る。13は A/D 変換器10で電圧印加時間 T 内に 複数回サンプリングされた データ を一定時間配復 しておくメモリである。14は加蔵算器であり、 電圧印加時間T内にサンプリンクされた複数の電 圧アータをメモリ13から眺み出し、その差を算 出し、算出された差が一定値以下かどりかを判定 する。 判定 結果 は出力 15を介 して制御部(図示 せず)へ出力される。

次に動作について説明する。第5図の位置電圧

また、 t 、 と t 。 の間隔、 判定基準とする 4 v の値、更に電圧印加時間下内でのサンプル回数等 を適当に選択することにより、サンプルデータの 正確さ、厳密さを向上させることができる。

なか、上記実施例ではメモリ 1 3 と加級算器
1 4 とを別々の要素として示したが、これらは 1
つのマイクロコンピュータを用いて構成すること
もでき、また図示されていない後段の割御部のコンピュータにより構成しても良い。

更に、上記位置電圧波形の利定結果を発光ダイ 表 オード等で示させると、筆圧状態(十分な筆圧状) 趣か筆圧不足か)を筆記者に知らせることができ、 常に安定した錐圧状態を突現することが可能とな る。

#### (発明の効果)

以上説明したように、本発明によれば誤った位置電圧の検出を除去し正確な位置電圧のみが検出されるので、座標位置の検出精度が向上するという利点がある。また、位置の誤検出防止のために従来行なっていたアータのフィルタリング、平滑


処理等のデータの役処理を大幅に軽波することが でき、あるいはこれらの役処理が不要となる利点 がある。

#### 4. 図面の簡単な説明


第1 図は本発明の一実施例における電圧入力部を示す回路図、第2 図はタナレット構成図、第3 図は従来例における電圧入力部を示す回路図、第4 図は従来の装置におけるサンプリンクタイミンク及び電圧波形を示す図である。

1 … 船線基板、 2 … 高抵抗膜、 3 … 低抵抗膜、 4 … 感圧プム、 5 … フィルムシート、 6 。 7 … 抵抗、 8 … 分布容量、 9 … インピーダンス変換器、 1 0 … A/D 変換器、 1 1 … タイミングコントローラ、 1 3 … メモリ、 1 4 … 加減算器。

特 許 出 顧 人 神電気工業株式会社 特 許 出 顧 代 理 人 弁理士 山 本 惠 一



第2 図




1: 絶縁基板 2: 高抵抗膜 3: 低抵抗膜 4: 松丘ゴム 5: 74ルムシート


# 特開昭61-118823(5)

# BEST AVAILABLE COPY

45.3 図



紅 / 閉



第 5 図

